CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - digital Design

搜索资源列表

  1. DDCFPGA

    0下载:
  2. Digital Down Converter Design based on FPGA.
  3. 所属分类:Project Design

    • 发布日期:2017-04-03
    • 文件大小:219492
    • 提供者:岳翔
  1. shuzidianzizhong

    0下载:
  2. 此次设计与制做数字钟就是为了了解数字钟的原理,从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.-Design and production of the digital clock digital clock in order to understand the principle, so learn to create digit
  3. 所属分类:Other systems

    • 发布日期:2017-03-29
    • 文件大小:767603
    • 提供者:liuyunlong
  1. [D_A.Hodges]Analysis_and_Design_of_Digital_Integra

    0下载:
  2. 绝对的一本经典的数字集成电路书,值得欣赏,基础与提高的结合,很经典-An absolute classic digital integrated circuits book, worthy of appreciation, the foundation and to enhance the combination of classic
  3. 所属分类:Algorithm

    • 发布日期:2017-06-15
    • 文件大小:23758663
    • 提供者:mmq
  1. 1_080810233938

    0下载:
  2. 数码管设计 数码管设计-Digital design digital design digital design
  3. 所属分类:Communication

    • 发布日期:2017-04-16
    • 文件大小:24877
    • 提供者:童祖民
  1. MCU_Digital_Clock

    1下载:
  2. <基于单片机的数字钟设计> 个人做的毕业设计,带Protel图,源代码用proteus软件仿真通过,附有毕设论文-<Based on single-chip digital clock design> individuals do graduate design, with Protel map, the source code through the use of Proteus software simulation, complete with paper-ba
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:585916
    • 提供者:JiangChunlin
  1. Digital_Clock

    0下载:
  2. 使用汇编语言实现数字时钟设计,用7seg完成显示,并可以通过button对时钟进行调整。并包括系统仿真原理图,适合做设计者使用-The use of assembly language to achieve digital clock design, with the completion of 7seg show, and can adjust the button on the clock. And includes system simulation schematic diagram,
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:149306
    • 提供者:wl
  1. IIR_FIR_PDF

    0下载:
  2. Introduction to Digital Filter Design. IIR and FIR.
  3. 所属分类:Project Design

    • 发布日期:2017-05-12
    • 文件大小:2567028
    • 提供者:Chen
  1. FIFTYCODEKEY

    0下载:
  2. 毕业论文形式 关于十五位密码锁的数字设计 内容详细 易理解-The form of 15 theses on the locks of the digital design details easy to understand
  3. 所属分类:Education soft system

    • 发布日期:2017-04-02
    • 文件大小:90811
    • 提供者:cx
  1. electric-8.08

    0下载:
  2. The ElectricTM VLSI Design System is an open-source Electronic Design Automation (EDA) system that can handle many forms of circuit design, including: * Custom IC layout * Schematic Capture (digital and analog) * Textual Languages such a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-08
    • 文件大小:15382351
    • 提供者:杨晓斐
  1. Filter_Solutions_2006_v11

    0下载:
  2. Digital filter design solution
  3. 所属分类:File Formats

    • 发布日期:2017-05-26
    • 文件大小:9053150
    • 提供者:Serg Huanus
  1. new

    0下载:
  2. DS1302的1602时钟电路设计LED数码管时钟电路采用24h计时方式,时、分、秒用六位数码管显示,其中小时、分、秒之间用小数点分开。该电路采用AT89C52单片机和DS1302实时时钟芯片,使用5V电源进行供电,使用3个按键进行调时,调整过程中被调节的分钟或时钟将进入闪亮状态,看上去非常直观,另外,本设计还具有快速调时功能,当按键一直被按下时,便进入快速调时状态。[-DS1302 circuit design of the 1602 clock LED digital tube clock
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-08
    • 文件大小:74991
    • 提供者:luchanggui
  1. jibenzuiyouFIR

    1下载:
  2. 采用不同的优化方法设计最优的标准多频带FIR数字滤波器。-Optimization method using different criteria for optimal design of multi-band FIR digital filter.
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-10
    • 文件大小:1301
    • 提供者:hithit
  1. DDC_CIC

    0下载:
  2. 用CIC 和 FIR Filters设计的数字下变频器,DSP Builder6.1版工程文件-Using CIC and FIR Filters Design of Digital Down Converter, DSP Builder6.1 version of project file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:50328
    • 提供者:
  1. Baseband_line_code

    1下载:
  2. 本课程设计完成了基带线路码产生电路的设计,数字基带信号的传输是数字通信系统的重要组成部分之一。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。为使基带信号能适合在基带信道中传输,通常要经过基带信号变换,这种变换过程事实上就是编码过程。本些课题实现了这样的编码过程。-This course is designed to use VHDL hardware descr iption language completed the base-band circuits hav
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:683092
    • 提供者:li
  1. 123

    0下载:
  2. 信号与系统基础知识包括连续信号与模型、离散信号与模型;常用信号变换包括Z变换、Chirp Z变换、FFT变换、DCT变换和Hilbert变换等;离散系统结构包括IIR、fir和Lattice结构;IIR滤波器设计包括模拟和数字低通、高-Basic knowledge of signals and systems, including continuous signal with the model, discrete signals and model common signal, inclu
  3. 所属分类:matlab

    • 发布日期:2017-04-14
    • 文件大小:3050
    • 提供者:
  1. DigitalDesignVHDL

    0下载:
  2. Digital design with VHDL
  3. 所属分类:software engineering

    • 发布日期:2017-05-23
    • 文件大小:7413760
    • 提供者:Aleh
  1. ElectronicCodeLock

    0下载:
  2. 设计一个通用电子密码锁,具体功能如下:[1]数码输入 [2]数码清除 [3]密码更改 [4]激活电锁 [5]解除电锁-The design of a universal electronic code lock, the specific features are as follows: [1] digital input [2] Digital Clear [3] Password Change [4] to activate electric lock [5] the lifting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1436
    • 提供者:小夏
  1. teletext_specification

    0下载:
  2. 数字电视中Analog TV开发要用到的VBI中的teletext的spec-Teletext specification for digital TV design.
  3. 所属分类:Streaming_Mpeg4

    • 发布日期:2017-03-29
    • 文件大小:903532
    • 提供者:
  1. BIYEDEJI

    1下载:
  2. 本设计为基于MSP430单片机的两线制一体化智能温度变送器模块,它支持工业上常用的热电阻与热电偶传感器,同时它还能够通过简易的RS-232口进行参数设定。系统主要由电源模块、AD采样模块、MCU模块、通讯模块及就地指示模块等部分组成。软件上采用了限幅平均滤波、数字校准、迭代等方法,与硬件配合,获得了比较高的检测精度。该温度变送模块具有电路简单、 精度高、 超低功耗等特点,它可以很方便地安装到现场,实现对温度的实时检测,具有较好的实用价值。-The design is based on the i
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2014-03-10
    • 文件大小:2301032
    • 提供者:叶剧
  1. Chebyshev1IIRdigitalfilter

    0下载:
  2. 这是本人夏季学期的课程设计:模拟信号数字化滤波处理的计算仿真-Chebyshev I型低通滤波,对模拟信号进行数字化滤波处理。根据数字滤波器的性能指标,计算出Chebyshev1型低通IIR数字滤波器的系统函数,画出数字滤波器的频率响应曲线,给出Chebyshev1型低通IIR数字滤波器的设计结果。-This is my summer semester of the curriculum design: analog signal processing digital simulation f
  3. 所属分类:matlab

    • 发布日期:2017-04-13
    • 文件大小:2229
    • 提供者:阿祥古
« 1 2 3 4 5 6 78 9 10 11 12 ... 50 »
搜珍网 www.dssz.com